1.转换方式
直接转换adc
2.电路结构
逐次逼近adc包括n位逐次比较型a/d转换器如图1所示。它由控制逻辑电路、时序产生器、移位寄存器、d/a转换器及电压比较器组成。
图1逐次比较型a/d转换器框图
3.工作原理
逐次逼近转换过程和用天平称物重非常相似。天平称重物过程是，从最重的砝码开始试放，与被称物体进行比较，若物体重于砝码，则该砝码保留，否则移去。再加上第二个次重砝码，由物体的重量是否大于砝码的重量决定第二个砝码是留下还是移去。照此一直加到最小一个砝码为止。将所有留下的砝码重量相加，就得此物体的重量。仿照这一思路，逐次比较型a/d转换器，就是将输入模拟信号与不同的参考电压作多次比较，使转换所得的数字量在数值上逐次逼近输入模拟量对应值。
对1的电路，它由启动脉冲启动后，在第一个时钟脉冲作用下，控制电路使时序产生器的最高位置1，其他位置0，其输出经数据寄存器将1000……0，送入d/a转换器。输入电压首先与d/a转换器输出电压（vref/2）相比较，如v1≥vref/2，比较器输出为1，若vi< vref/2，则为0。比较结果存于数据寄存器的dn-1位。然后在第二个cp作用下，移位寄存器的次高位置1，其他低位置0。如最高位已存1，则此时 vo'=（3/4）vref。于是v1再与（3/4）vref相比较，如v1≥（3/4）vref，则次高位dn-2存1，否则dn-2=0；如最高位为0，则vo'=vref/4，与vo'比较，如v1≥vref/4，则 dn-2位存1，否则存0……。以此类推，逐次比较得到输出数字量。
为了进一步理解逐次比较a/d转换器的工作原理及转换过程。下面用实例加以说明。
设图1电路为8位a/d转换器，输入模拟量va=6.84v，d/a转换器基准电压vref=10v。 根据逐次比较d/a转换器的工作原理，可画出在转换过程中cp、启动脉冲、d7～d0及d/a转换器输出电压vo'的波形，如图2所示。
由图2可见，当启动脉冲低电平到来后转换开始，在第一个cp作用下，数据寄存器将d7～d0=10000000送入d/a转换器，其输出电压 v0'=5v，va与v0'比较，va>v0'存1；第二个cp到来时，寄存器输出d7～d0=11000000，v0'为7.5v，va再与7.5v比较，因va<7.5v，所以d6存0；输入第三个cp时，d7～d0=10100000，v0'=6.25v；va再与v0'比较，……如此重复比较下去，经8个时钟周期，转换结束。由图中v0'的波形可见，在逐次比较过程中，与输出数字量对应的模拟电压v0'逐渐逼近va值，最后得到a/d转换器转换结果d7～d0为10101111。该数字量所对应的模拟电压为6.8359375v，与实际输入的模拟电压6.84v的相对误差仅为0.06%。
图2 8位逐次比较型a/d转换器波形图
4.特点
(1)转换速度：(n+1)tcp.速度快。
(2)调整vref，可改变其动态范围。
５.转换器电路举例
常用的集成逐次比较型a/d转换器有adc0808/0809系列（8位）、ad575(10位)、ad574a(12位)等。
例14位逐次比较型a/d转换器的逻辑电路如图3所示。图中5移位寄存器可进行并入/并出或串入/串出操作，其f为并行置数端，高电平有效，s为高位串行输入。数据寄存器由d边沿触发器组成，数字量从q4～q1输出，试分析电路的工作原理。
图3 4位逐次比较型a/d转换器的逻辑电路
解:电路工作过程如下：
当启动脉冲上升沿到来后，ff0～ff4被清零，q5置1，q5的高电平开启g2门，时钟cp脉冲进入移位寄存器。在第一个cp脉冲作用下，由于移位寄存器的置数使能端f已有0变为1，并行输入数据abcde置入，qaqbqcqdqe=01111。qa的低电平是数据寄存器的最高位置1，即q4q3q2q1=1000。d/a转换将数字量1000转换为模拟电压vo'，送入比较器c与输入模拟电压v1比较，若输入电压vi> vo',则比较器c输出vc为1，否则为0。比较结果送d4～d1。
第二个cp脉冲到来后，移位寄存器的串行输入端s为高电平，qa由0变1，同是最高位qa的0移至次高位qb。于是数据寄存器的q3由0变1，这个正跳变作为有效触发信号加到ff4的cp端使vc的电平得以在q4保存下来。此时，由于其他触发器无正跳变脉冲，vc的信号对它们不起作用。q3变为1后建立了新的d/a转换器的数据，输入电压在与其输出电压vo'相比较，比较结果在第三个时钟脉冲作用下存于q3……。如此进行，直到qe由1变0，使q5由1变0后将g2封锁，转换完毕。于是电路的输出端d3d2d1d0得到与输入电压v1成正比的数字量。由以上分析可见，逐次比较型a/d转换器完成一次转换所需的时间与其位数和时钟脉冲频率有关，位数愈少，时钟频率愈高，转换所需时间越短。这种a/d转换器具有转换速度较快，精度高的特点。